Enviar mensagem
Casa ProdutosPlaca do PWB de HDI

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB

CHINA Bicheng Electronics Technology Co., Ltd Certificações
CHINA Bicheng Electronics Technology Co., Ltd Certificações
Kevin, Recebeu e testou as placas - agradecimentos muito. Estes são perfeitos, exatamente o que nós precisamos. rgds Ricos

—— Rich Rickett

Ruth, Eu obtive o PWB hoje, e são apenas perfeitos. Ficar por favor pouca paciência, minha ordem seguinte está vindo logo. Cordialmente de Hamburgo Olaf

—— Olaf Kühnhold

Olá! Natalie. Era perfeito, mim une algumas imagens para sua referência. E eu envio-lhe 2 projetos seguintes incluir no orçamento. Agradecimentos muito outra vez

—— Sebastian Toplisek

Kevin, Agradecimentos, foram feitos perfeitamente, e trabalham bem. Porque prometidas, são aqui as relações para meu projeto mais atrasado, usando o PCBs que você fabricou para mim: Cordialmente Daniel

—— Daniel Ford

Estou Chat Online Agora

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB

Multi Layer HDI PCB Board IATF16949 buried via PCB
Multi Layer HDI PCB Board IATF16949 buried via PCB

Imagem Grande :  Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB

Detalhes do produto:
Lugar de origem: China
Marca: Bicheng
Certificação: UL, ISO9001, IATF16949
Número do modelo: BIC-203.V1.0
Condições de Pagamento e Envio:
Quantidade de ordem mínima: 1pcs
Preço: USD9.99-99.99
Detalhes da embalagem: Vácuo bags+Cartons
Tempo de entrega: 8-9 dias de trabalho
Termos de pagamento: T/T
Habilidade da fonte: 5000pcs pelo mês
Descrição de produto detalhada
Matéria-prima: Rogers, FR-4, polyimide, etc. Contagem da camada: Único lado, dupla camada, PWB Multilayer, híbrido
Tamanho do PWB: ≤400mm X 500mm Peso de cobre: 0.5oz (17 µm), 1oz (35µm), 2oz (70µm)
Revestimento de superfície: Cobre desencapado, HASL, ENIG, OSP, lata da imersão etc….
Realçar:

Multi placa do PWB da camada HDI

,

Placa do PWB de IATF16949 HDI

,

IATF16949 enterrou através do PWB

 

Cchapéu évia em PCB?E sua capacitância parasita e indutância parasita

Marcação#PCBprojeto,MulticamadaPCB, PCB de interconexão de alta densidade

 

buraco PCBs

Via é uma das partes importantes do PCB multicamadas, e o custo de perfuração geralmente representa 30% a 40% do custo de fabricação do PCB.Resumidamente, cada buraco no PCB pode ser chamado de via.Do ponto de vista da função, o furo

podem ser divididos em duas categorias: uma é usada como conexão elétrica entre as camadas, a outra é usada como fixação ou posicionamento do dispositivo.Estes furos são geralmente divididos em três tipos, nomeadamente furo cego (via cega), furo enterrado (via enterrada) e furo passante (via de passagem).

 

1.1 Composição deHoles

O orifício cego está localizado na superfície superior e inferior da placa de circuito impresso e possui uma certa profundidade para a conexão entre a linha da superfície e a linha interna abaixo.A profundidade do furo geralmente não excede uma certa proporção (abertura).Furo enterrado é um furo de conexão localizado na camada interna da placa de circuito impresso, que não se estende até a superfície da placa de circuito.

Os dois tipos de furos acima estão localizados na camada interna da placa de circuito.O processo de formação de furo passante é usado antes da laminação, e várias camadas internas podem ser sobrepostas durante a formação do furo passante.

 

O terceiro é chamado de orifício passante, que passa por toda a placa de circuito.Pode ser utilizado para interligação interna ou como furo de localização de instalação de componentes.Como o furo passante é mais fácil de realizar e o custo é baixo, ele é usado na maioria das placas de circuito impresso em vez dos outros dois.Os orifícios mencionados a seguir, sem instruções especiais, são considerados como orifícios passantes.

 

Do ponto de vista do projeto, um furo é composto principalmente de duas partes, uma é o furo do meio (furo), a outra é a área de apoio ao redor do furo, veja abaixo.O tamanho dessas duas partes determina o tamanho do furo.Claramente, em

design de PCB de alta velocidade e alta densidade, os designers sempre querem que os furos sejam menores, melhor, para que possam deixar mais espaço de fiação na placa.

 

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB 0

 

Além disso, quanto menor o orifício, menor sua própria capacitância parasita e mais adequado para circuitos de alta velocidade.A redução do tamanho do furo acarreta o aumento do custo, e o tamanho do furo não pode ser reduzido sem restrições.É limitado pela tecnologia de perfuração e galvanoplastia e assim por diante.

 

Quanto menor o furo, mais tempo leva para fazer o furo e mais fácil é desviar da posição central;e quando a profundidade do furo excede 6 vezes o diâmetro do furo, não é possível garantir que a parede do furo possa ser uniformemente revestida de cobre.Agora, por exemplo, a espessura normal de um PCB (profundidade do furo passante) é de 1,6 mm, portanto, o diâmetro mínimo do furo fornecido pelo fabricante do PCB pode atingir apenas 0,2 mm.

 

1.2 ParasitárioCapacitância deVias

A via em si tem capacitância parasita para o solo.Onde é conhecido que o diâmetro do furo de isolamento na camada de solo é D2, o diâmetro da via pad é D1, a espessura do PCB é T, a constante dielétrica do substrato é ε, então o vale do parasita a capacitância através do orifício é aproximadamente a seguinte:

 

C=1,41εTD1/(D2-D1).

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB 1

 

O principal efeito da capacitância parasita através do orifício é prolongar o tempo de subida do sinal e reduzir a velocidade do circuito.Por exemplo, uma placa PCB com 50 mil de espessura, se você usar uma via com 10 mil de diâmetro interno e 20 mil de diâmetro da almofada, 32 mil de distância entre a almofada e a área de cobre aterrada, podemos obter aproximadamente a capacitância parasita da via pelo acima fórmula: C=1,41 x4,4x0,050x0,020/(0,032-0,020)=0,517pF.A quantidade variável desta parte da capacitância causada pelo tempo de subida é: T10-90=2,2 C (Z0/2)=2,2 x0,517x(55/2)=31,28 ps.

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB 2

 

A partir desses valores, pode-se ver que, embora a utilidade do atraso crescente causado pela capacitância parasita de uma única via não seja óbvia, o projetista deve levar em consideração que, se as vias múltiplas forem usadas entre as camadas.

 

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB 3

 

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB 4

 

1.3 ParasitárioEUndutância deVias

Além da capacitância parasita, há indutância parasita ao mesmo tempo através das vias.No projeto do circuito digital de alta velocidade, o dano causado pela indutância parasita através do furo é muitas vezes maior do que o da capacitância parasita.Sua indutância em série parasita enfraquece a contribuição da capacitância de desvio e enfraquece a utilidade de filtragem de todo o sistema de alimentação.Podemos usar a seguinte fórmula para simplesmente calcular uma indutância parasita aproximada da via:

 

L=5,08h[ln(4h/d) +1].

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB 5

 

Onde L refere-se à indutância da via, h ao comprimento da via, d ao diâmetro da via.Pode-se ver na fórmula que o diâmetro da via tem pouco efeito na indutância, mas o maior efeito na indutância é o comprimento da via.Ainda usando o exemplo acima, pode-se calcular que a indutância da via é: L=5,08 x0,050[ln (4x0,050/0,010)1]=1,015 nH.Quando o tempo de subida do sinal é 1 ns, a impedância equivalente é: XL=πL/T10-90=3,19Ω.Tal impedância não pode ser ignorada na passagem de corrente de alta frequência.Em particular, a capacitância de desvio precisa passar por duas vias ao conectar a camada de energia e a camada de terra, de modo que a indutância parasita das vias aumente exponencialmente.

 

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB 6

 

Multi placa IATF16949 do PWB da camada HDI enterrada através do PWB 7

 

1.4 Projeto de via em PCB de alta velocidade

A partir da análise acima das características parasitas das vias, podemos ver que no projeto de PCB de alta velocidade, a via aparentemente simples muitas vezes traz grandes efeitos negativos para o projeto do circuito.Para reduzir o efeito adverso do efeito parasitário da via, podemos tentar fazer no design da seguinte forma:

 

1) Considerando o custo e a qualidade do sinal, escolha um tamanho razoável para o va.Tal como o projeto PCB do módulo de memória de 6-10 camadas, 10/20 mil (almofada de perfuração) via é melhor;para alguma placa de tamanho pequeno de alta densidade, você também pode tentar usar 8/18 mil via.Atualmente, uma vez que as máquinas de perfuração a laser são usadas na fabricação, é possível usar furos de tamanho menor sob condições técnicas.Para a via da fonte de alimentação ou fio terra, um tamanho maior pode ser considerado para reduzir a impedância.

 

2)A partir das duas fórmulas discutidas acima, pode-se concluir que o uso de uma placa PCB mais fina é benéfico para reduzir os dois parâmetros parasitas da via.

 

3)As linhas de sinal na placa na medida do possível não alteram a camada, ou seja, tente não usar vias desnecessárias.

 

4) O pino da fonte de alimentação e o aterramento devem ser furados na placa próximos, quanto mais curto o fio condutor entre a via e o pino, melhor, pois acarretarão no aumento da indutância.Ao mesmo tempo, o fio condutor de alimentação e terra deve ser o mais grosso possível para reduzir a impedância.

 

5) Coloque algumas vias de aterramento perto das vias da área de comutação da camada de sinal para fornecer o loop mais próximo para o sinal.Mesmo um grande número de vias de aterramento redundantes pode ser colocado na placa PCB.Obviamente, o design também precisa ser flexível.O modelo de via discutido anteriormente é que cada camada possui almofadas e, às vezes, podemos reduzir o tamanho ou até mesmo remover as almofadas de algumas camadas.Especialmente no caso de alta densidade de áreas de via, pode levar à formação de uma fenda quebrada na camada de cobre com um loop de partição.Para resolver o problema, além de mover a posição da via, também podemos considerar a redução do tamanho da almofada da camada de cobre.

 

Contacto
Bicheng Electronics Technology Co., Ltd

Pessoa de Contato: Ms. Ivy Deng

Telefone: 86-755-27374946

Fax: 86-755-27374848

Envie sua pergunta diretamente para nós (0 / 3000)